① 日本国特許庁 (JP)

⑪特許出願公開

⑫ 公開特許公報(A)

7254 - 3K

昭56—153687

⑤ Int. Cl.³
H 05 B 33/22
G 09 F 9/00

H 05 B 33/26

9/30

識別記号 庁内整理番号 7254-3K 6865-5C 7520-5C 43公開 昭和56年(1981)11月27日

発明の数 1 審査請求 未請求

(全 4 頁)

60表示装置

20特

願 昭55-58900

②出 願 昭55(1980) 4 月30日

72発 明 者 大川泰史

川崎市中原区上小田中1015番地

富士通株式会社内

72発 明 者 沖賢一

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑪代 理 人 弁理士 井桁貞一

明 細 和

1. 発明の名称

表示證装

2. 特許請求の範囲

- (1) 一対の対向する電極圏に、表示媒体階とヒステリシス制御特性素子とを直列に介在せしめて表示案子を構成したことを特徴とする表示装置。
- (2) 前記表示素子がマトリツクス状に配列されてなることを特徴とする特許請求の範囲第(1)項に記載の表示装置。
- (8) 前記表示媒体層がBIよりなり、かつ前記 ヒステリシス制御特性素子がpnpn接合を有 する半導体素子からなることを特徴とする特許 請求の範囲第(1)項または第(2)項に記載の表示装 位。

8. 発明の詳細な説明

本発明はマトリックス状の X Y 電極群を有する 表示装置たるデイスプレイパネルの構造に関する ものである。 近年表示装置としてのディスプレイバネルが種 女開発実用化されて来ているが、その代表例はた とえば電場発光素子(以下BL素子と略称する) に見ることができる。

マトリックス状をなすXY電極群を有するBI デイスプレイパネルにおいて、その走在電極たと えばY電極をリフレッシュ駆動する場合には、該 走査電極を繰順次に走査遊択して選圧印加を行う ため、該電極に対して連続して選圧を印加する場 合よりも該BIディスプレイバネルの輝度は著し く低下するという欠点がある。

本発明は上記欠点に鑑みてなされたもので、XY各方向の電機群の各交点にヒステリシス制御特性素子を設け、そのヒステリシス特性を利用して 電圧の連続的印加を行わせ、とれによつて輝度を 向上せしめんとするもので、以下図面を用いて詳

第 1 図は本発明: KC 係 る E L ディスプレディネル の 断面 棚 造 図 で あ つ て 、 1 は た と え ば ガ ラ ス な ど ― 361 ― の 透 光 性 絶 縁 基 板 、 2 は 改 明 電 極 で X 電 極 静 の う

ちの一つ、3は充光層、4は浮遊出極で、上記× 関極2、発光層8、浮遊電極4の三者で帮状のBL 層を形成している。また5および7はn型のシリコン(S1)層、6および8はp型のS1層、9は たとえばアルミニウム(A1)などからたる電極で あつて、設A1 電極9は紙面に垂直方向に延びて Y 電極群を形成する。また上記n型S1 磨5,7、 p型S1層6,8 左らびにA1 電極9と前記浮遊電 極4の樹層構成によつてたとえばサイリスタのど とき単位のヒステリシス制御特性案子(以下制御 特性業子と呼ぶ)10a,10 b,10 c····・を形成して

第2図に削配制御特性素子の電流一車圧特性を示すが、該側御特性素子とBL素子とは上記したごとく直列に接続された形となつており、前記第 1図に示したごとくその両端には一定の直流電圧 V_{Λ} とそれに直列な正・負のパルスを発生する電源 E が接続されている。該パルス電源 E からは極性が正で波高値が E なる構込み用パルス電圧と 極性が負で波高値が E なる消去用パルス電圧と

- 1

第8図(a)は終方向に延びる×電極2a,2b,2c ─362─ には V_A + V_{SI}が印加されているから、両電極の交

が第8図(b) 中に示したタイミングで組合わされて 出力され、直流電圧 V_A に重観されて電圧 V_{BH} を 形成する。この一方で上記サイリスタと E_L 案子 の直列接続端子間すなわち A_L 電極(Y 電極) 9と透明電極(X 電機) 2 間には上記電圧 V_A を、

$$V_{TH} < V_A < V_{BO} \cdot (1)$$

なる関係となるように調整の上で印加しておく。 ととで、 V_{BO}は制御特性案子10 a , 10 b , 10 c · · · · · · のプレーク・オーバ電圧であり、 V_{TH}は B L 業 子の発光開始電圧である。

仮に前記書込み用バルス電圧 V_{SI} に無能してもその合計が制御特性素子のプレイク・オーバ電圧 V_{B0} を上まわらないかぎり、制御特性素子は導通状態とはならず、全印加電圧 $V_{B(t)}$ ー V_A + V_{SI} は制御特性素子両端にかかるのみでE E 素子両端の電圧は極めて低く、このためE E 素子が発光することはない。しかし仮に全印加電圧 $V_{E(t)}$ ー V_A + V_{SI} にさらに+ V_{SI} が加わつて V_A +2 V_{SI} となり電圧 V_{SO} を上まわつて

4

とこれに直交するY電極 9 a, 9 b, 9 o を描いたもので前記第1 図中に8 として示した弟光層は第8 図(a)中に斜線で示したように、X電極 2 a, 2 b, 2 c のそれぞれの上に形成されており、制御特性素子10 a, 10 b, 10 c は該X電極とY電極との交点 Q に散けられている。

いま、第 8 図(b)の $t_1 \sim t_2$ なる期間に、直流電圧 V_A の上にベルス状電圧 $+V_{SI}$ が、また $t_3 \sim t_4$ なる期間にベルス状電圧 $-V_{SO}$ が組合わさつて重量した電圧 $V_{E1(t)}$ を Y 電極 9a に、そして $t_5 \sim t_6$ の期間に電圧 $+V_{SI}$ が、また $t_7 \sim t_8$ なる期間に電圧 $-V_{SO}$ が重量した電圧 $V_{E2(t)}$ を Y 電極 9b に、そして $t_9 \sim t_{10}$ の期間に $+V_{SI}$ が、また $t_{11} \sim t_{12}$ の期間に 電圧 $-V_{SO}$ が重量した実効電圧 $V_{E3(t)}$ を Y 電極 9a に、それぞれ加わるように走査する。こうしておいた上で第 1 図の透明電極に相当する X 電極 2a に対して上記の $t_1 \sim t_2$ たる期間に同期して $1 \sim t_1 \sim t_2$ なる期間に同期しておけば第 1 図の $1 \sim t_1 \sim t_2 \sim t_3$ 電極 $1 \sim t_1 \sim t_1 \sim t_2 \sim t_3$

点において直列に形成されている制御特性素子と вь 素子の両端には V_A + 2 V_{SI}なる合計電圧が印 加されたことになり、(2)式の関係が成立し該交点 の制御特性業子はプレークオーバして導通状態と たるのでその直下の BL 素子は発光する。この場 合次のt3~t4 なる期間に電圧 VRIH 中の- VSO が生じてとれによつて決定される実効電圧 VEIta - V_A-V₈₀ は第2図中または(8)式に示したごと く制御特性素子の遮断電圧VTO以下とはならない ため、電極 9 a と 2 a との交点における B L 素子の 発光が消滅することはない。

同様に×電極2b,2cのそれぞれに対して、t5 ~te, ならびにte~t10 の各期間に実効電圧VB2ttl. V_{III3(t)} 中の各電圧+V_{SI}と同期して第3図の上図 に示した - V_{SI}が印加されると電極 9 b と 2 b の 交 点ならびに 額極 9cと2cとの交点における各制御 特性業子は導通状態となつて上記各交点のBL素 子はそれぞれ発光し、第1図中の矢印ホ方向に光 を放射する。この場合、前記と同様に、 V B 2(t) な らびに VE3(t) における t7~t8, t11~t12 の各期

たどとく、 $-V_{so}$, $+V_{so}$ を署となしておけばよ

なお X 電極群 9a, 9b, 9c に対する電圧 V_{E(t)}の 線順次走査を行う方法を第1図で説明すれば、第 1 図中の制御特性素子10aと10bの間、ならびに10b と10cの間、・・・・・ 化それぞれDで示した遅延素 子を挿入しておき、端子30から電圧 V_{ECH}を印加す る。こうすれば、制御特性素子10a,10b,10cの各 A1 電極すなわち 9a, 9b, 9c に対して線順次に 電圧 V mea が印加走査される。また一般に制御特 性業子のプレーク・オーバ電圧 Vao には通常バラ ツキが存在するので、との各制御特性素子どとの Vnoの値を揃えるために第1図中に示したごとく、 P型 S1層 6 から端子 II a, 11 b, 11 c を引き出して おき、該端子に流す電流をたとえば半固定抵抗の 調整によつて調節し、各制御特性素子10a,10b,10c のプレーク・オーバ電圧 VBO を一定値に揃えると とを行なつてもよい。

ちなみに本発明の実施例はBLパネルデイスプ

間の電圧-Vsoによつて上記の各点における制御 特性素子が遮断状態に入ることはなく、したがつ て各里工業子は消滅しない。

これに対して、第8図の上図に示した+Vsoな る電圧が X 電極 2 a, 2 b, 2 c のそれぞれに対して t3~t4. t7~t8, t11~t12 左る各期間に実効體 E V_{E1(t)}, V_{E2(t)}, V_{E3(t)} 中の各閣圧 - V_{S0}と同期 して印加されれば、各交点における実効印加電圧 は(3)式に示した関係によつて第2図中の遮断電圧 Vro以下となるために各交点の制御特性素子は遮 断状態に入り、したがつて各交点のBL装子の発 光は消滅する。

以上に述べたごとくX電極群に電圧Vmtlを走査 させY電極群に第8図の上図に示したーVsiなる 制御電圧を印加するととにより任意のエエ両電極 の交点のBL素子の発光を開始継続せしめ、逆に 第8図の上図に示した+Van なる制御電圧の印加 によつて、任意のXY両電極の交点の発光状態に あるBL業子を消滅せしめうる。そして上記発光 を維持せしめんとするならば第8図の上図に示し

スプレイについて行なつてもよく、この場合には BL発光素子の部分を他の表示媒体としての放電 空間におきかえればよい。そしてまた第8図に示 した本発明の駆動方式は液晶を表示媒体層とした パネルディスプレイについて適用することも可能 である。

また以上はBI層を透光性絶縁基板側に形成し た実施例であるが、SOS技術あるいはTFT技 術の利用によつて、ヒステリシス制御特性素子を 透光性絶縁基板側に配置することも可能である。

以上に述べた本発明に係るディスプレイパネル の構造を用いれば、EL素子, PDPなどでは発 光輝度の著しい向上が得られるので、実用上多大 の効果が期待できる。


4. 図面の簡単な説明


第1図は本発明の一実施例としての E Lディス プレイパネルの構造を示す模式図、第2図は該実 施例に用いる制御特性素子の動作を示す図、第3 図(a)は該実施例のマトリックス状のXY電極を示 レイについて述べたが、これはPDPパネルディ —363— す図、第8図向はx竈極に印加走査する電圧を示 す図である。

1:透光性絶縁基板、2a,2b,2c:透明電極2で形成されたX電極、8:発光層、4:浮遊電極、5,7:n型S1層、6,8:p型S1層、9,9a,9b,9c:A1電極で形成されたY電極、10a,10b,10c:ヒステリシス制御特性繋子。

代理人 弁理士 井 桁 貞 一

第 1 図





11

